ID do artigo: 000079629 Tipo de conteúdo: Instalação e configuração Última revisão: 19/02/2016

Por que meu Cyclone soC V ou Arria V SoC trava na inicialização ou falha na calibração do SDRAM?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • PLL
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema, os dispositivos soC Cyclone® V e Arria® V podem encontrar os seguintes problemas para configurações com pinos selecionados por clock (CSEL) definidos para valores de 01, 10 ou 11:

    1. O HPS é travado durante o estágio bootROM e não pode continuar para o estágio de pré-carga.
    2. A calibração do SDRAM HPS falha durante o processo de pré-carga.
    Resolução

    Um patch para o software Quartus® II / SoC EDS versões 13.1 e 14.0 está disponível para trabalhar em torno deste problema, siga as instruções abaixo.

    1. Baixe e instale o patch a partir do link apropriado abaixo

    • Conecte os pinos CSEL [1:0] aos resistores de puxar para baixo até o solo (4,7 kohm a 10 kohm) na placa, CSEL=00. Neste modo CSEL, o BootROM não executa a configuração pll e as PLLs estão em estado de passagem após a inicialização ou a reinicialização a frio.

     

    • Regenerar a imagem do pré-carregador
    1. Iniciar shell de comando embarcado
      • Nos sistemas Windows, execute o arquivo em lote: pasta de instalação \embedded\Embedded_Command_Shell.bat
      • Em sistemas Linux, execute o script shell: pasta de instalação \embedded\embedded_command_shell.sh
    2. No shell de comando, mude o diretório para /software/spl_bsp
    3. Digite make clean-all
      • Nota: este comando remove a imagem binária preloader e a pasta uboot-socfpga que contém todos os arquivos de origem do Pré-carregador. Se você modificou ou adicionou arquivos nesta pasta anteriormente, você deve fazer backup desses arquivos e reaplicação após o uso deste patch.
    4. Digite make
      • Nota: a reativação do Pré-carregador invoca a extração dos arquivos de origem do Pré-carregador do diretório de instalação do SoC EDS que contém a correção para este problema.

    Produtos relacionados

    Este artigo aplica-se a 7 produtos

    FPGAs Cyclone® V e FPGAs SoC
    FPGAs Arria® V e FPGAs SoC
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX
    FPGA Arria® V ST SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.