ID do artigo: 000079758 Tipo de conteúdo: Mensagens de erro Última revisão: 01/01/2015

Erro: <system name="">.hps_0: FPGA "A frequência &lt; do usuário clock" (S2FCLK_USER&lt;0,1,2&gt;CLK_FREQ) &lt; frequência &gt; está fora do alcance: frequência &lt; osc1 &gt; - 100,0</system>

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no software Quartus® II versão 14.0, a Qsys restringe incorretamente a frequência mínima dos clocks do usuário hps à frequência do clock de referência externa (OSC1/2).


     

    Resolução

    Para resolver este problema, edite manualmente as configurações de PLL para os clocks do usuário no arquivo /generated/pll_config.h antes de executar make para criar o carregador de pré-software.

    Consulte a página de personalização de clocking do pré-carregador no www.Rocketboards.org para obter informações sobre edição manual pll_config.h

    Este problema foi resolvido para a próxima versão do Software Quartus II

    Produtos relacionados

    Este artigo aplica-se a 5 produtos

    FPGA Arria® V ST SoC
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V SX
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.