ID do artigo: 000079827 Tipo de conteúdo: Solução de problemas Última revisão: 22/10/2013

Por que vejo inicialização incorreta dos blocos de memória do meu Arria® V M10K?

Ambiente

  • Software Intel® Quartus® II
  • Transceptor PHY nativo Arria® V Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema na versão 13.0sp1 e anterior do software Quartus® II, você pode encontrar o conteúdo inicial dos blocos de memória Arria® V M10K para estar incorreto no hardware.

    O problema é específico para casos em que dois blocos de RAM de porta única são embalados em um único recurso M10K, onde ambos os blocos de RAM têm capacidade de leitura ou gravação constante (VCC ou GND).

    Resolução

    Conecte a leitura e a gravação, habilite os sinais a sinais dinâmicos para que não estejam vinculados ao VCC ou GND.

    Este problema já foi corrigido na versão 15.0 do software Quartus® II.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Arria® V GT
    FPGA Arria® V GX
    FPGA Arria® V SX SoC
    FPGA Arria® V ST SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.