A Ethernet de velocidade tripla (TSE) MegaCore® IP tem muitos domínios de clock e todos os sinais de reinicialização sincronizados com cada domínio do clock são geneados a partir de apenas um sinal de entrada de reinicialização no IP do TSE.
Portanto, o sinal de reinicialização deve ser desafirmado após todos os clocks serem estáveis.
1
Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.
O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.