ID do artigo: 000079907 Tipo de conteúdo: Solução de problemas Última revisão: 02/07/2014

Quais portas de comando do controlador SDRAM HPS estão associadas a quais interfaces AXI?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    O controlador SDRAM do HPS V do Cyclone® V e Arria® V permite até 3 interfaces AXI™. Abaixo mostra o mapeamento da porta de comando do controlador SDRAM para o canal de leitura/gravação da interface AXI.

    • Porta de comando 0: f2h_sdram0 comandos de leitura AXI
    • Porta de comando 1: f2h_sdram0 comandos de gravação AXI
    • Porta de comando 2: f2h_sdram1 comandos de leitura AXI
    • Porta de comando 3: f2h_sdram1 comandos de gravação AXI
    • Porta de comando 4: f2h_sdram2 comandos de leitura AXI
    • Porta de comando 5: f2h_sdram2 comandos de gravação AXI

    Resolução

    Essas informações estão incluídas a partir da versão 15.1 do manual do Arria® V e Cyclone® V.

    Produtos relacionados

    Este artigo aplica-se a 5 produtos

    FPGA Arria® V ST SoC
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.