ID do artigo: 000080169 Tipo de conteúdo: Mensagens de erro Última revisão: 22/10/2013

Erro: operand 0 deve ser FPSCR --'vmsr fpexc, r0'

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no SoC Embedded Design Suite, esse erro pode ser visto durante a compilação ARM DS-5 Altera Edition quando o vmsr fpexc, r0 é usado no código .s assembly.

    Resolução

    Para solucionar esse problema, baixe o mais recente pacote Mentor Sourcery CodeBench Lite a partir da www.Mentor.com e atualize o compilador gcc na instalação <Quartus II>/embarcado/host_tools/mentor/gnu/arm/baremetal.

    Este problema é corrigido a partir da versão 15.1 do SoC Embedded Design Suite.

    Produtos relacionados

    Este artigo aplica-se a 5 produtos

    FPGA Arria® V ST SoC
    FPGA Arria® V SX SoC
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.