ID do artigo: 000080192 Tipo de conteúdo: Solução de problemas Última revisão: 23/05/2014

Posso colocar clock diferencial de entrada ou pinos de dados em um banco de E/S não equipado com VCCIO de 2,5V?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Nos dispositivos Stratix® V, Arria® V e Cyclone® V, o buffer de entrada diferencial é alimentado por VCCPD, que deve ser de 2,5 V para suportar entradas diferenciais.  Você pode escolher a fonte de alimentação VCCIO dos bancos de E/S da seguinte maneira - 1.2, 1.25, 1.35, 1.5 ou 1.8-V, e definir a fonte de alimentação VCCPD do banco de E/S para 2,5-V. O padrão de E/S de entrada diferencial não é suportado quando o VCCIO é 3.0-V.

 

Resolução

Produtos relacionados

Este artigo aplica-se a 14 produtos

FPGA Stratix® V GX
FPGA Cyclone® V GT
FPGA SoC Cyclone® V SE
FPGA Cyclone® V GX
FPGA Cyclone® V E
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA Arria® V GT
FPGA Arria® V GX
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.