ID do artigo: 000080203 Tipo de conteúdo: Solução de problemas Última revisão: 30/07/2015

Por que o Arria 10 Hard IP para PCI Express CraWaitRequest_o nunca desafirmou para registros de espaço de configuração interna do CRA?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Devido a um problema no Arria® 10 Hard IP para PCI Express® no modo Avalon®-MM, o sinal de espera do Acesso de registro de controle (CRA) (CraWaitRequest_o) nunca desaassertes para acessos aos registros de espaço de configuração de CRA (deslocamentos 0x3c00 - 0x3c6c).
Resolução

Modifique o seguinte sempre bloquear a partir da ~ linha 340 no arquivo altpciexpav128_cr_avalon.v para adicionar o item em negrito à lista de sensibilidade:

Selecione os dados de leitura devolvidos e leia válido
sempre @(addr_decode_reg ou AdTrReadData_i ou AdTrReadDataVld_i ou
A2PMbReadData_i ou A2PMbReadDataVld_i ou
P2AMbReadData_i ou P2AMbReadDataVld_i ou
RuptReadData_i ou RuptReadDataVld_i ou
RpReadData_i ou RpReadDataVld_i ou
RdBakReadData_i, RdBakReadDataVld_i ou CfgReadDataVld_i)

Este problema está programado para ser corrigido em uma versão futura do software Quartus® II.

Produtos relacionados

Este artigo aplica-se a 16 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Intel® Arria® 10 GT
FPGA Arria® V GT
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 SX SoC
FPGA SoC Cyclone® V SE

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.