ID do artigo: 000080226 Tipo de conteúdo: Mensagens de erro Última revisão: 03/02/2013

Erro: restrição ilegal da DLL à região (X, Y) a (X, Y): não há locais válidos na região

Ambiente

  • Intel® Quartus® II Subscription Edition
  • PLL
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você pode experimentar o erro de ajuste acima ao compilar um controlador de memória baseado no UniPHY no Quartus® II versão 12.1. O erro ocorre porque não há recursos de roteamento de clock dedicados entre as duas PLLs.

     

    Resolução

    A solução alternativa é inserir um buffer de clock (altclkctrl) entre a entrada pll_ref_clk e as PLLs.

    Produtos relacionados

    Este artigo aplica-se a 15 produtos

    FPGA Cyclone® V GX
    FPGA Arria® V GT
    FPGA Stratix® V E
    FPGA SoC Cyclone® V SE
    FPGA SoC Cyclone® V SX
    FPGA SoC Cyclone® V ST
    FPGA Stratix® V GX
    FPGA Arria® V ST SoC
    FPGA Arria® V SX SoC
    FPGA Arria® V GX
    FPGA Cyclone® V GT
    FPGA Stratix® V GS
    FPGA Stratix® V GT
    FPGA Cyclone® V E
    FPGA Arria® V GZ

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.