ID do artigo: 000080244 Tipo de conteúdo: Solução de problemas Última revisão: 29/09/2014

Erro de VHDL "Erro: identificador formal desconhecido pll_slf_rst" e erro de Verilog "Erro: referência de defparam não resolvido a pll_slf_rst" gerado ao simular designs de atualização do ACDS 13.1 3

Ambiente

    Intel® Quartus® II Subscription Edition
    PLL
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Após instalar a versão Altera® complete design Suite 13.1 atualização 3, você pode ver uma mensagem de erro ao simular designs visando Arria® V, Cyclone® V ou Stratix® V com Altera PLL IP com o software Mentor Graphics® ModelSim-Altera®. O mensagem de erro para usuários de VHDL é:

Error: Unknown formal identifier “pll_slf_rst”

A mensagem de erro para usuários do Verilog é:

Error: Unresolved defparam reference to “pll_slf_rst”
Resolução

Este problema foi corrigido na versão do software Quartus® II versão 14.0.

Para eliminar o erro na versão do software Quartus II versão 13.1 atualização 3, compile os seguintes arquivos em um local diretório da biblioteca e mapeia as bibliotecas altera_lnsim e umltera_lnsim_ver para o diretório da biblioteca local:

  • quartus\eda\sim_lib\altera_lnsim.sv
  • quartus\eda\sim_lib\altera_lnsim_components.vhd (VHDL apenas)

Produtos relacionados

Este artigo aplica-se a 3 produtos

FPGAs Arria® V e FPGAs SoC
FPGAs Stratix® V
FPGAs Cyclone® V e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.