É essencial aplicar restrições de tempo ao seu cruzamento de domínio de clock multibit. Se este barramento tiver uma restrição de set_false_path , então a distorção em todo o barramento pode ser superior a um período de clock, o que pode causar erros funcionais.
O primeiro requisito é que você não tenha uma restrição de set_false_path entre os dois domínios de clock. Se não quiser que os caminhos entre eles sejam analisados para instalação e espera, use o set_clock_groups, que tem uma prioridade menor.
Em seguida, restringir os caminhos com set_net_delay para torná-los o mais curto possível e com set_max_skew. s et_max_skew não restringe o fitter, mas você pode analisar contra essa restrição no Analisador de temporização.
As restrições para um cruzamento de domínio de clock entre a data_a no clk_a de domínio do clock e a data_b no domínio do clock clk_b podem parecer assim.
create_clock -name clk_a -period 4.000 [get_ports {clk_a}]
create_clock -name clk_b -period 4.500 [get_ports {clk_b}]
set_clock_groups -assíncrono -group [get_clocks {clk_a}] -group [get_clocks {clk_b}]
set_net_delay de [get_registers {data_a[*]}] - para [get_registers {data_b[*]}] -max -get_value_from_clock_period dst_clock_period -value_multiplier 0.8
set_max_skew -de [get_keepers {data_a[*]}] - para [get_keepers {data_b[*]}] -get_skew_value_from_clock_period min_clock_period -skew_value_multiplier 0.8
Os requisitos de distorção dependerão do seu projeto e de como você lidou com o cruzamento do domínio do clock.
Por fim, verifique o tempo do seu cruzamento de domínio de clock executando o Resumo de sincronismo máximo do relatório e relate o resumo do atraso da rede no Analisador de temporização.