Devido a um problema no software Intel® Quartus® Edição Prime Pro versão 20.1 e 20.2, você pode ver este erro interno durante o estágio de ajuste. Este problema ocorre apenas em projetos que visam o eSRAM Intel® Stratix® 10 FPGA IP.
Para resolver este problema, execute as seguintes ações
1. abra /esram_1914/synth/_1914_<>.sv
2. Encontre o sinal c0_sd_n_0_reg e remova o altera_attribute o seguinte.
(antes) (* altera_attribute = "nome FORCE_HYPER_REGISTER_FOR_UIB_ESRAM_CORE_REGISTER ON"*) c0_sd_n_0_reg/* síntese dont_merge */;
(após) síntese c0_sd_n_0_reg/* dont_merge */;
3. Repita as mesmas alterações para todos os outros sinais para c1_sd_n_0_reg para c7_sd_n_0_reg se você usar outros canais eSRAM.
Este problema é corrigido a partir da versão 20.3 do software Intel® Quartus® Prime Pro edition.