ID do artigo: 000080672 Tipo de conteúdo: Solução de problemas Última revisão: 19/06/2019

Por que o design de exemplo ethernet 25G Intel® FPGA IP com a opção "Habilitar comutação de taxa dinâmica 10G/25G" ativada e "Habilitar RS-FEC" desabilitada inesperadamente durante a simulação do Mentor* ModelSim*?

Ambiente

    Intel® Quartus® Prime Pro Edition
    Ethernet de 25G Intel® FPGA IP
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Devido a um problema com o Intel® FPGA IP Ethernet 25G na Intel® Quartus® Prime Pro versão 18.1, o exemplo de design com "Habilitar dinâmica 10G/25G
opção de comutação de taxas" habilitada e a opção "Habilitar RS-FEC" desativada pode parar inesperadamente durante a simulação dentro do simulador Mentor* ModelSim*.

A transcrição do modelsim parará nas etapas de simulação abaixo:
# Comutação para modo 25G: início do reconfig de 25G
# Comutação para modo 25G: 25G Reconfig End
#Waiting alinhamento RX

Resolução

Não há solução alternativa para este problema.

Este problema foi corrigido a partir Intel® Quartus® software Prime Pro versão 19.1.

Produtos relacionados

Este artigo aplica-se a 1 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.