ID do artigo: 000080705 Tipo de conteúdo: Documentação e informações do produto Última revisão: 05/05/2015

Como o conduíte de rebaixamento no compilador IP para PCI Express deve ser usado?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Um novo conduíte foi introduzido na versão 12.1 do compilador IP para PCI Express® em Qsys chamado powerdown.  Este conduíte contém gxb_powerdown e pll_powerdown sinais.

Esses sinais foram previamente contidos no conduíte pipe_ext (consulte a solução relacionada).  Você deve exportar esta interface e conectar esses sinais da seguinte forma:

  1. Amarre o gxb_powerdown sinal a zero para habilitar o processo de cancelamento de deslocamento do transceptor RX.
  2. Conduza o pll_powerdown sinal com o inverso do sinal ativo-baixo pcie_rstn.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Cyclone® IV GX
FPGA Stratix® IV GT
FPGA Stratix® IV GX
FPGA Arria® II GX
FPGA Arria® II GZ

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.