ID do artigo: 000080746 Tipo de conteúdo: Solução de problemas Última revisão: 02/05/2014

A interface de escravo Avalon MM Txs de 128 bits do Hard IP Altera para PCI Express pode lidar com a solicitação de leitura/gravação com ByteEnable=0x01 ?

Ambiente

    Software de projeto Intel® Quartus® Prime
    PCI Express*
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a um problema na versão 13.1 e anterior do software Quartus® II, a interface escrava Avalon-MM® Txs de 128 bits do Hard IP para PCI Express* não pode gerar um pacote PCI Express TLP correto quando o ByteEnable = 0x01, 0x03 ou 0x7 na interface Avalon-MM.

Avalon-MM funcionam corretamente com uma contagem de estouro = 1 e o byte a seguir habilita (DW Byte Enable)

16'hF000
16'h0F00
16'h00F0
16'h000F
16'hFF00
16'h0FF0
16'h00FF
16'hFFF0
16'h0FFF
16'hFFFF

Resolução

Para resolver este problema, use uma interface de escravo Txs Avalon MM de 64 bits, ou defina ByteEnable para mais de 0x07 (conjunto de 4 byte habilitadas ou mais) com uma interface de escravo Avalon MM Txs de 128 bits.

No momento, não há nenhum plano para corrigir este problema.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGAs Cyclone® V e FPGAs SoC
FPGAs Intel® Cyclone® 10
FPGAs Stratix® V
FPGAs Arria® V e FPGAs SoC
FPGAs Intel® Arria® 10 e FPGAs SoC

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.