ID do artigo: 000080757 Tipo de conteúdo: Solução de problemas Última revisão: 11/02/2013

Projetos DDR3 de taxa trimestral com Arria V a 667 MHz podem falhar

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Este problema afeta os produtos DDR3.

    Projetos DDR3 de taxa trimestral voltados para dispositivos Arria V e execução a 667 MHz pode não atender aos requisitos de sincronização no endereço e no comando e ler caminhos de captura.

    Resolução

    A solução alternativa para este problema é adicionar a seguinte restrição para o arquivo SDC:

    se {} { foreach { ck_pin } { set_clock_uncertainty -de [get_clocks] -a [get_clocks] -add -hold 0,200 }}

    Além disso, são recomendados componentes de memória de velocidade de 800 MHz.

    Este problema será corrigido em uma versão futura.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Arria® V e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.