Problema crítico
Se você gerar um modelo VHDL para um IP de baixa latência de 40-100 GbE núcleo, ele não pode simular corretamente.
Este problema não tem solução. Você deve gerar seu núcleo de IP variação no HDL verilog.
Este problema será corrigido em uma versão futura da Baixa Latência Função Ethernet MAC e PHY MegaCore de 40 e 100 Gbps.