ID do artigo: 000080758 Tipo de conteúdo: Solução de problemas Última revisão: 20/02/2014

O modelo VHDL de baixa latência de 40-100GbE IP não pode simular corretamente

Ambiente

    Intel® Quartus® II Subscription Edition
    Simulação
    Ethernet
BUILT IN - ARTICLE INTRO SECOND COMPONENT

Problema crítico

Descrição

Se você gerar um modelo VHDL para um IP de baixa latência de 40-100 GbE núcleo, ele não pode simular corretamente.

Resolução

Este problema não tem solução. Você deve gerar seu núcleo de IP variação no HDL verilog.

Este problema será corrigido em uma versão futura da Baixa Latência Função Ethernet MAC e PHY MegaCore de 40 e 100 Gbps.

Produtos relacionados

Este artigo aplica-se a 1 produtos

Dispositivos programáveis Intel®

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.