ID do artigo: 000080859 Tipo de conteúdo: Solução de problemas Última revisão: 17/07/2019

Erros de simulação da Intel® Stratix® 10 FPGA Avalon® memory mapped interface para soluções PCI Express*

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® Stratix® 10 Hard IP para PCI Express* Avalon-ST
  • Intel® Stratix® 10 Hard IP+ para PCI Express* Avalon-MM
  • Intel® Stratix® 10 Hard IP para PCI Express* Avalon-MM
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a um problema com a ferramenta de simulação ALDEC* Riviera*, o seguinte ou similar erro será visto ao simular a interface Intel® Stratix® 10 FPGA Avalon® memory mapped para PCI Express* IP.

    SLPENFORCE: Erro fatal: AdvancedDcslOptimization.cpp (572): erro fatal interno

    Resolução

    Nenhuma solução alternativa está disponível ao usar a ferramenta de simulação ALDEC* Riviera*. Esse problema não é visto em outros simuladores suportados.

    Este problema foi relatado ao ALDEC*. Está programada uma correção para uma versão futura da ferramenta de simulação ALDEC* Riviera*.

    Produtos relacionados

    Este artigo aplica-se a 5 produtos

    FPGA Intel® Stratix® 10 MX
    FPGA Intel® Stratix® 10 TX
    FPGAs Intel® Stratix® 10 e FPGAs SoC
    FPGA Intel® Stratix® 10 GX
    FPGA Intel® Stratix® 10 SX SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.