ID do artigo: 000080968 Tipo de conteúdo: Solução de problemas Última revisão: 11/09/2012

O que acontece com p_clk, core_clk_out e largura Avalon interface quando o núcleo PCIe desobocar?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O núcleo PCI Express® sempre opera conforme especificado na configuração original. A largura core_clk_out e Avalon® interface permanece inalterada.

Por exemplo, supondo que o núcleo PCIe Hard IP seja configurado como Gen2x8, com pclk=500MHz, core_clk_out=250MHz e largura Avalon=128. Se ele for treinado para baixo para Gen1x1, ele operará em configurações gen1 com pclk=250MHz, core_clk_out=250MHz e largura Avalon=128.

 

Resolução

A descrição acima se aplica ao IP rígido e ao IP suave.

 

 

 

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA Arria® II GX
FPGA Arria® II GZ
FPGA Cyclone® IV GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.