ID do artigo: 000080992 Tipo de conteúdo: Solução de problemas Última revisão: 06/01/2017

Por que meu HPS JTAG não funciona, mas meu FPGA JTAG funciona?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

A FPGA JTAG não requer uma fonte de clock externa além do clock TCK. No entanto, o HPS JTAG requer uma fonte de clock externa derivada do pino EOSC1.  A Porta de acesso de depuração (DAP) usa a dbg_clk gerada a partir do clock ao controlar o HPS JTAG.

Resolução

Para resolver este problema, certifique-se de que o pino EOSC1 tenha uma fonte de clock externa e defina o gerenciador de clock para fornecer o dbg_clk para o DAP.

Produtos relacionados

Este artigo aplica-se a 5 produtos

FPGA Arria® V ST SoC
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA Arria® V SX SoC

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.