ID do artigo: 000081212 Tipo de conteúdo: Solução de problemas Última revisão: 10/06/2013

Quais são as configurações preliminares de detecção de sinal SATA/SAS recomendadas para dispositivos Arria V GT/GX/ST/SX e Cyclone V GX/SX?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Atualmente, a caracterização SATA/SAS para dispositivos Arria® V GT/GX/ST/SX e Cyclone® V GX/SX são preliminares. Antes da disponibilidade dos dados de caracterização final, siga as configurações recomendadas de detecção de sinal abaixo:

    Quartus II QSF
    Configurações de atribuição

    Tempo de detecção de detecção de sinal

    RX Vcm

    Tensão de limite de detecção de sinal

    XCVR_RX_SD_ON

    XCVR_RX_SD_OFF

    XCVR_RX_COMMON_
    MODE_VOLTAGE

    XCVR_RX_SD_THRESHOLD

    Variante de i/m

    Variante X

    Arria V GT/GX/ST/SX

    Geração 1

    2

    2

    0,65 V

    5 (40 mV)

    7 (50 mV)

    2ª Geração

    4

    2

    3ª Geração

    8

    4

    Cyclone V GX/SX

    Geração 1

    5

    4

    0,65 V

    5 (40 mV)

    7 (50 mV)

    2ª Geração

    3

    2

    Notas:

    • Essas configurações são permitidas no software Quartus® II 13.0 DP1 e versões posteriores.
    • Você pode alterar a configuração de QSF com diferentes XCVR_RX_SD_ON e XCVR_RX_SD_OFF com base nos testes de nível do seu sistema.

    Exemplo de atribuição de detecção de sinal QSF para a variante do dispositivo Arria V da 3ª Geração (6 Gbps) e m:

    1) Habilitar circuito de detecção de sinal
    set_instance_assignment -nome XCVR_RX_SD_ENABLE ON -para <rx_serial_pin nome>

    2) Configuração da histeresia do tempo de detecção
    set_instance_assignment nome XCVR_RX_SD_ON 8 a <rx_serial_pin nome> (1)
    set_instance_assignment nome XCVR_RX_SD_OFF 4 a <rx_serial_pin nome> (1)

    3) Configurando a tensão do modo comum RX
    set_instance_assignment nome XCVR_RX_COMMON_MODE_VOLTAGE VTT_0P65V -para <rx_serial_pin nome>

    4) Definir a detecção de tensão de limite
    set_instance_assignment nome XCVR_RX_SD_THRESHOLD 5 a <rx_serial_pin nome> (1)


    Nota:

    1. Consulte Altera guia do usuário do núcleo do transceptor IP (PDF) para obter valores de XCVR_RX_SD_THRESHOLD correspondentes e valores XCVR_RX_SD_ON e XCVR_RX_SD_OFF compatíveis.
    Resolução

     

    Produtos relacionados

    Este artigo aplica-se a 6 produtos

    FPGA Arria® V ST SoC
    FPGA Arria® V SX SoC
    FPGA Arria® V GT
    FPGA Cyclone® V GX
    FPGA Arria® V GX
    FPGA SoC Cyclone® V SX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.