ID do artigo: 000081487 Tipo de conteúdo: Solução de problemas Última revisão: 04/06/2013

O sinal de mem_reset_n DDR3 pode ser controlado por um registro acessível pelo usuário?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Não, não há registro acessível ao usuário para controlar o estado do mem_reset_n sinal. O usuário pode afirmar mem_reset_n afirmando as entradas global_reset_n ou soft_reset_n no controlador. O tempo de mem_reset_n é afirmado ativo-baixo está sob o controle do controlador DDR3.
Resolução

Produtos relacionados

Este artigo aplica-se a 20 produtos

FPGA Cyclone® V GT
FPGA Cyclone® V GX
FPGA Cyclone® V E
FPGA Arria® V GX
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SX
FPGA Arria® V GT
FPGA Arria® V GZ
FPGA Arria® V ST SoC
FPGA Arria® V SX SoC
FPGA Stratix® V E
FPGA Stratix® V GS
FPGA Stratix® V GT
FPGA Stratix® V GX
FPGA Arria® II GZ
FPGAs Stratix® III
FPGA Stratix® IV E
FPGA Stratix® IV GT
FPGA Stratix® IV GX

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.