ID do artigo: 000081579 Tipo de conteúdo: Solução de problemas Última revisão: 09/01/2012

Definição de fixedclk Incorrect for PHY IP Core for PCI Express (PIPE)

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    A definição da fixclk versão 11.1 no PHY Núcleo IP para PCI Express (PIPE) do transceptor Guia do usuário do PHY IP Core, afirma que ele deve ser conectado para uma fonte de entrada de clock de execução separada e gratuita. No entanto, este separado o relógio é desnecessário. Você pode derivar fixedclk de pll_ref_clk.

    Resolução

    Nenhuma solução alternativa é necessária. Este problema é corrigido na versão 12.0 do transceptor Guia do usuário do PHY IP Core.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Stratix® V

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.