ID do artigo: 000081652 Tipo de conteúdo: Solução de problemas Última revisão: 30/05/2014

Existe uma especificação de tempo de configuração máxima para modos de configuração de serial passivo (PS) ou paralelo passivo rápido (FPP) ?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Não há especificação de tempo máximo de configuração para modos de configuração de serial passivo (PS) ou paralelo passivo rápido (FPP).  Portanto, é possível pausar DCLK durante a configuração de PS ou FPP ou usar uma frequência muito baixa para DCLK sem causar falha de configuração devido ao tempo de interrupção.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 29 produtos

FPGA Cyclone® V GT
FPGAs Cyclone® III
FPGA Stratix® V GX
FPGA Cyclone® IV GX
FPGA Cyclone® II
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V GX
FPGA Stratix® V GT
FPGA Arria® V GT
FPGAs Stratix® III
FPGA Stratix® IV GX
FPGA Arria® II GX
FPGA Arria® II GZ
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGAs Stratix®
FPGA Arria® GX
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA Cyclone® IV E
FPGA Arria® V SX SoC
FPGA Arria® V ST SoC
FPGAs Cyclone®
FPGA Cyclone® III LS
FPGA Stratix® IV E

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.