Problema crítico
Descrição
Para projetos criados com o controlador de alto desempenho II (HPC II) versão 11.0 ou mais tarde e configurado com a configuração e o status de habilitar Registrar interface ou habilitar a detecção e correção de erros Opções lógicas habilitadas, ECC e CSR os elementos falharão no tempo de sincronização no software Quartus II.
Resolução
A solução alternativa para este problema é a seguinte:
- Crie um novo arquivo SDC em seu projeto.
- Adicione as seguintes linhas ao seu arquivo SDC:
set_multicycle_path -from [get_keepers {*csr_*}] -to [get_keepers {*}] -setup -end 2 set_multicycle_path -from [get_keepers {*csr_*}] -to [get_keepers {*}] -hold -end 2 - Adicione o arquivo SDC ao seu projeto clicando em Adicionar/Remover Arquivos no Projeto a partir do menu Projeto .
Este problema será corrigido em uma versão futura do DDR2 e Controlador SDRAM DDR3 com UniPHY.