Use o atributo "manter" para preservar o fio constante, conforme mostrado no código abaixo:
Para VHDL:
sinal const_zero_sig: std_logic;
manter atributos: boolean;
atributo keep of const_zero_sig: o sinal é verdadeiro;
Começar
const_zero_sig <= \'0\';
TRI_PIN <= const_zero_sig quando ENABLE=\'1\' else \'Z\';
Para Verilog:
fio const_zero_sig /* síntese manter */;
atribuir const_zero_sig = 1\'b0;
atribuir TRI_PIN = habilitar? const_zero_sig: 1\'bz;
Este problema está programado para ser resolvido em uma versão futura do software Quartus II.