ID do artigo: 000082131 Tipo de conteúdo: Solução de problemas Última revisão: 06/05/2014

Por que meu dispositivo Stratix V, Arria V ou Cyclone V não entra no modo do usuário quando configurado por JTAG, quando eu tenho um modo CvP habilitado no meu projeto?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Uma Stratix® V, Arria V ou Cyclone V podem não entrar no modo do usuário quando configurados por JTAG, se o .sof for gerado a partir de um Quartus® PROJETO II em que é habilitada uma configuração via protocolo (CvP). Isso porque quando você tiver o modo CvP habilitado e quando você configurar o FPGA em JTAG, será necessário gravar nos registros de controle do modo CvP no PCIe IP (por meio do link PCIe) após a configuração estar concluída, para permitir que o dispositivo entre no modo de usuário.
Resolução Para configurar o dispositivo em JTAG, recompile o projeto com o modo CvP desativado, para gerar um novo .sof.

Artigos relacionados

Produtos relacionados

Este artigo aplica-se a 12 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.