Por que Intel® Arria® IPs rígidos PCIe* 10® e Intel Cyclone 10 GX não permitem que uma TLP de conclusão de gravação de memória passe uma TLP de leitura de memória?

Há uma limitação de design nos IPs rígidos Intel® Arria® 10 e Intel Cyclone® PCIe* 10 GX de 10 GX que não possuem um buffer de bypass para armazenar TLPs de leitura de memória.  Se não houver crédito para enviar qualquer TLPs de leitura de memória, esses TLPs permanecerão na fila, o que faz com que os TLPs de conclusão de gravação de memória fiquem bloqueados.  Intel® Arria® 10 e Intel Cyclone 10 GX PCIe* Hard IPs não permitem que qualquer TLP de conclusão de gravação de memória passe uma TLP de leitura de memória porque o HARD IP não tem um buffer de bypass para colocar os® TLPs de leitura de memória de lado e dar lugar ao TLP de conclusão de gravação de memória para avançar com esses TLPs de leitura de memória.

Não há solução alternativa para este problema.  O aplicativo e o software do usuário devem estar cientes da limitação e cuidar deste cenário.

Este problema não será corrigido em quaisquer versões futuras da versão do software IP.