ID do artigo: 000082512 Tipo de conteúdo: Solução de problemas Última revisão: 30/06/2014

Existem problemas conhecidos com o PHY de baixa latência Stratix V ao usar um controlador de reinicialização embarcado no software Quartus II versão 12.0?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Sim, há um bug conhecido no PHY de baixa latência Stratix® V ao usar um controlador de reinicialização embarcado no software Quartus® II versão 12.0.

    • Quando configurado para uma interface união, cada canal tem sua própria redefinição.
    • Quando configurados para uma interface não-união, todos os canais compartilham uma redefinição.

    O comportamento correto deve ser

    • Quando configurados para uma interface de ligação, todos os canais compartilham uma redefinição.
    • Quando configurado para uma interface não-conectado, cada canal tem sua própria redefinição.
    Resolução Para resolver este problema, atualize para o software Quartus II versão 12.0SP1.

    Produtos relacionados

    Este artigo aplica-se a 2 produtos

    FPGA Stratix® V GT
    FPGA Stratix® V GX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.