Sim, há restrições de posicionamento de canal ao implementar canais de transceptor conectados usando o software Quartus® II para dispositivos Stratix® V GX, GS e GT.
A via lógica 0 deve ser atribuída a um canal equipado com um divisor de clock central. Nos Stratix transceptor V, este é o canal 1 ou 4 dentro do banco do transceptor, mostrado em negrito para os exemplos abaixo.
Se usar um PLL ATX como Tx PLL, a faixa lógica 0 deve ser colocada em:
- Canal 1 ou canal 4.
- Este requisito limita o número de possíveis interfaces por banco de transceptor a duas.
GXB_[Tx,Rx]_[L,R][5,11,17,23] = via lógica 5
GXB_[Tx,Rx]_[L,R][4,10,16,22] = via lógica 4
GXB_[Tx,Rx]_[L,R][3,9,15,21] = pista lógica 3
GXB_[Tx,Rx]_[L,R][2,8,14,20] = pista lógica 2
GXB_[Tx,Rx]_[L,R][1,7,13,19] = pista lógica 0
GXB_[Tx,Rx]_[L,R][0,6,12,18] = via lógica 1
Se usar uma CMU PLL como Tx PLL, o canal lógico 0 deve ser colocado em:
- Canal 1 do transceptor se o canal 4 for usado como CMU
- Canal do transceptor 4 se o canal 1 for usado como CMU
- Este requisito limita o número de possíveis interfaces por banco de transceptor a uma.
GXB_[Tx,Rx]_[L,R][5,11,17,23] = via lógica 1
GXB_[Tx,Rx]_[L,R][4,10,16,22] = pista lógica 0
GXB_[Tx,Rx]_[L,R][3,9,15,21] = pista lógica 2
GXB_[Tx,Rx]_[L,R][2,8,14,20] = pista lógica 3
GXB_[Tx,Rx]_[L,R][1,7,13,19] = Usado como uma CMU
GXB_[Tx,Rx]_[L,R][0,6,12,18] = Não-uso
Não seguir o requisito de colocação do canal lógico 0 resultará em um erro de software Quartus II semelhante ao mostrado abaixo.
Erro: restrição ilegal do canal de E/S tx_serial_data[0] para a região (210, 21) a (210, 21): não há locais válidos na região
Informações: o bloco de E/S atom tx_serial_data[0] está limitado ao local PIN_AK4 devido a: Restrições de localização do usuário (PIN_AK4)
Erro: não foi possível encontrar a localização do canal transmissor para E/S tx_serial_data[0] que permite roteamento de linhas de clock de ligação
Esta restrição está programada para ser removida em uma versão futura do Software Quartus II.
Para trabalhar em torno desta restrição, você pode definir o modo de ligação como compensação de feedback PLL (fb_compensation) no megawizard do transceptor™.
Você ainda deve aderir ao requisito de colocação do canal contíguo.