ID do artigo: 000082816 Tipo de conteúdo: Solução de problemas Última revisão: 26/02/2018

Por que Intel® Stratix® 10 PCIe* Hard IP com SR-IOV baixa TLPs de conclusão pendentes de PFs diferentes que usam o mesmo valor de etiqueta?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Intel® Stratix® 10 Hard IP para PCI Express* Avalon-ST
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema com o HARD IP Intel® Stratix® 10 PCIe* com SR-IOV que rastreia indevidamente o valor da marca entre as funções físicas (PFs), o Hard IP descarta TLPs de conclusão subsequente para um PF diferente que tem o mesmo valor de marca se esse valor de tag específico estiver sendo rastreado ativamente para a solicitação não postada de outro PF.

     

     

    Resolução

    Para resolver este problema, use um valor de marca exclusivo para solicitações pendentes não postadas de diferentes PFs.

    Essa limitação e a solução alternativa serão documentadas em uma versão futura do guia de usuário de soluções PCIe* Intel® Stratix® 10 Avalon®-ST e single root E/S.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.