ID do artigo: 000082826 Tipo de conteúdo: Solução de problemas Última revisão: 29/05/2018

Por que a ethernet de baixa latência 10G mac's gerou 1G/2,5G/10G com o tempo de falha do design de exemplo de modo 1588 no dispositivo Intel® Stratix® 10 ES1?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • MAC Ethernet de baixa latência de 10G Intel® FPGA IP
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    Devido a um problema no software prime Intel® Quartus® versão 18.0, o design de exemplo da Ethernet de baixa latência 10G do MAC gerado 1G/2.5G/10G com o design do modo 1588 pode falhar no encerramento do tempo.

     

     

    Resolução

    Lance o Design Space Explorer II e realize varredura de sementes para obter a melhor qualidade de colocação do fitter, uma vez que o modelo de temporização Stratix® 10 FPGA ainda está em estágio preliminar aguardando caracterização de engenharia.

    Produtos relacionados

    Este artigo aplica-se a 1 produtos

    FPGAs Intel® Stratix® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.