ID do artigo: 000082879 Tipo de conteúdo: Solução de problemas Última revisão: 05/02/2015

Por que vejo violação do tempo de configuração nos meus caminhos de E/S no software Quartus® II versão 13.0 SP1?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Você pode ver violações de tempo de configuração em seus caminhos de E/S que usam pinos de controlador de memória dura (HMC) como pinos de E/S em dispositivos Cyclone® V no software Quartus® II versão 13.0 SP1. Os sinais de E/S que usam pinos HMC são roteados usando HMCPHY_RE de roteamento e têm um atraso de roteamento significativamente maior em comparação com outros pinos.

    Esses atrasos de roteamento fazem parte dos modelos de sincronização Cyclone® V no software Quartus® II versão 13.0 SP1 e não foram incluídos em modelos de sincronização anteriores.

    Resolução

    Evite usar os pinos HMC DQ como pino de entrada para sinais de alta velocidade.

    Evite usar HMC DQ e pinos de comando como pino de saída para sinais de alta velocidade.

    Você pode consultar a coluna de pinos HMC dos arquivos Cyclone de fixação de dispositivoS V para identificar os pinos HMC do seu dispositivo alvo.

    Produtos relacionados

    Este artigo aplica-se a 6 produtos

    FPGA Cyclone® V GT
    FPGA SoC Cyclone® V SE
    FPGA Cyclone® V GX
    FPGA Cyclone® V E
    FPGA SoC Cyclone® V ST
    FPGA SoC Cyclone® V SX

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.