A ponte Intel® Arria® HARD IP Avalon®-MM Avalon® 10 PCIe* não suporta a conclusão sem dados após o envio de uma solicitação de leitura de memória quando o RootPort está em qualquer estado D de gerenciamento de energia.

De acordo com a especificação PCIe, quando uma RootPort envia uma solicitação de memória durante o estado D de gerenciamento de energia, o EndPoint deve retornar uma conclusão sem dados. Embora o Intel® Arria® 10 PCIe* Hard IP possa receber a conclusão sem dados, a ponte Avalon®-MM TXS sempre espera a conclusão com dados. A ponte Avalon-MM TXS soltará qualquer conclusão sem dados após uma solicitação de leitura de memória ser enviada da interface Avalon-MM TXS.

Quando o aplicativo do usuário usa a interface Intel® Arria® 10 Avalon® MM para PCIe* no modo porta raiz, o ponto final conectado sempre receberá a conclusão com dados após o ponto final enviar uma solicitação de leitura de memória.

De acordo com a especificação PCIe*, quando um RootPort estiver em qualquer estado D de gerenciamento de energia, ele deve enviar a conclusão sem dados após receber uma solicitação de leitura de memória. a interface Intel® Arria® 10 Avalon® MM para PCIe* no modo porta raiz viola esta regra.

Não existe solução alternativa para este problema. O aplicativo e o software do usuário devem estar cientes da limitação e garantir que este cenário não aconteça.

Ao usar a interface Intel® Arria® 10 Avalon®-MM para PCIe* no modo porta raiz, saiba que o ponto final sempre receberá a conclusão com dados de uma interface Avalon®-MM de Intel® Arria® 10 para PCIe* no modo porta raiz.

Este problema não será corrigido em uma versão futura do software Intel® Quartus® Prime Edition, uma vez que o Intel® Arria® 10 Hard IP tem suporte limitado para o estado D de gerenciamento de energia.