Problema crítico
O exemplo de projeto para projetos gerados com HardCopy O modo de compatibilidade habilitado pode falhar na simulação.
A solução alternativa para este problema é modificar dois arquivos, da seguinte forma:
- Em um editor de texto, abra o arquivo
_example_design/simulation/_example_sim/ submodules/_example_sim__example_sim.v
- No arquivo acima, mude a linha
.INIT_FILE = (“dut_dut_e0_if0_p0_sequencer_rom.v”)
Para.INIT_FILE = (“_example_sim__example_sim_e0_if0_p0_sequencer_rom.v”)
- Em um editor de texto, abra o arquivo
_example_design/simulation/_example_sim.qsf
- No arquivo acima, adicione as seguintes linhas:
set_global_assignment -name EDA_TEST_BENCH_FILE _example_sim/submodules/hc_rom_reconfig_gen.sv - section_id uniphy_rtl_simulation -hdl_version SystemVerilog_2005
Eset_global_assignment -name SOURCE_FILE _example_sim/submodules/_example_sim_ _example_sim_e0_if0_p0_sequencer_rom.hex