ID do artigo: 000083091 Tipo de conteúdo: Solução de problemas Última revisão: 15/06/2018

Por que meu Intel® FPGA PCIe* IP não pode vincular o trem em alguns sistemas?

Ambiente

    DMA para PCI Express* Avalon-MM série V
    Hard IP para PCI Express* Intel® Arria® 10 Cyclone® 10
    Hard IP para PCI Express* Arria® V Intel® FPGA IP
    Hard IP para PCI Express* Avalon-MM Arria® V Intel® FPGA IP
    Hard IP para PCI Express* Arria® V GZ Intel® FPGA IP
    Hard IP para PCI Express* Avalon-MM Arria® V GZ Intel® FPGA IP
    Hard IP para PCI Express* Cyclone® V Intel® FPGA IP
    Hard IP para PCI Express* Avalon-MM Cyclone® V Intel® FPGA IP
    IP_Compiler para PCI Express*
    Hard IP para PCI Express* com SR-IOV Stratix® V Intel® FPGA IP
    Hard IP para PCI Express* Stratix® V Intel® FPGA IP
    Hard IP para PCI Express* Avalon-MM Stratix® V Intel® FPGA IP
    Intel® Stratix® 10 Hard IP para PCI Express* Avalon-ST
    Intel® Stratix® 10 Hard IP para PCI Express* Avalon-MM
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Os sinais da placa PCIe* Presente (PRSNT1_N, PRSNT2_N_X1, PRSNT2_N_X4, PRSNT2_N_X8, PRSNT2_N_X16) precisam ser definidos corretamente em alguns sistemas de host inteligentes ou o Link PCIe* pode não treinar corretamente.

Por exemplo, alguns sistemas só tentam vincular o treinamento ao número de vias indicadas pelos sinais atuais para esse slot. Portanto, se nenhum dos sinais atuais estiver habilitado, a placa pode não treinar de forma nenhuma, ou se, por exemplo, apenas o sinal atual x1 estiver habilitado, então uma implementação x4, x8 ou x16 só poderá ser treiná-lo como uma configuração de interface x1.

Resolução

Este problema depende do sistema host e do BIOS. Alguns sistemas ignoram esses sinais. Certifique-se de que os sinais PRSNT estejam correclty habilitados para hardware, ao usar Intel® FPGA Development Kits, os sinais PRSNT são tipicamente selecionáveis usando um comutador DIP.

Produtos relacionados

Este artigo aplica-se a 18 produtos

FPGAs Intel® Stratix® 10 e FPGAs SoC
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS
FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGAs Stratix® II GX
FPGA Stratix® GX
FPGAs Intel® Arria® 10 e FPGAs SoC
FPGAs Arria® V e FPGAs SoC
FPGAs Arria® II
FPGAs Arria®
FPGA Cyclone® V GX
FPGA Cyclone® V GT
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA Cyclone® IV GX
FPGA Intel® Cyclone® 10 GX

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.