Como posso encontrar uma explicação para os parâmetros SYNOPT_FULL_SKEW, RST_CNTR e CREATE_TX_SKEW no testbench ethernet ethernet de baixa latência de 40 e 100 Gb Intel® FPGA IP ps?

Os seguintes parâmetros de simulação nos arquivos ethernet mac e PHY de baixa latência de 40 e 100 Gbps Intel® FPGA IP testbench não são explicados no guia do usuário.  Consulte as seguintes definições:

SYNOPT_FULL_SKEW - Suporte à tolerância total de distorção de acordo com a especificação IEEE. No exemplo de testbench, isso é desligado para acelerar o tempo de inicialização.

RST_CNTR - controla os atrasos de reinicialização para o processo de reinicialização do PMA. Ele é definido como 6 em simulação para acelerar a inicialização. Ignore este parâmetro para síntese e mantenha o valor padrão.

CREATE_TX_SKEW - desvio de pista para pista na simulação.

É importante que você não modifique esses parâmetros, caso contrário, a simulação pode falhar. Esses parâmetros estão sujeitos à remoção em futuras releases de software Quartus® II.

Essas definições não estão programadas para serem adicionadas à documentação.