Problema crítico
Para interfaces DDR2 e DDR3 com Arria V ou Cyclone Dispositivos V com o parâmetro Habilitar a interface de memória externa difícil ativado e o registro de configuração e status de habilitar Parâmetro de interface ligado, seu design pode falhar na compilação com um erro semelhante ao seguinte:
Error: Can't route signal "dut:inst|dut_0002:dut_inst|dut_p0:p0|
dut_p0_acv_hard_memphy:umemphy|csr_afi_cal_success" to atom "dut:inst|dut_0002:dut_inst|dut_p0:p0|dut_p0_acv_hard_memphy:
umemphy|dut_p0_phy_csr:phy_csr_inst|csr_register_0004[24]".
This issue will be fixed in a future version of the DDR2 and DDR3 SDRAM Controller with UniPHY.
Em um editor de texto, abra o arquivo RTL submodules/_p0_acv_hard_memphy.v
No arquivo acima, altere as seguintes linhas:
assign csr_afi_cal_success = afi_cal_success;�
assign csr_afi_cal_fail = afi_cal_fail;
Para
assign csr_afi_cal_success = io_intaficalsuccess;�
assign csr_afi_cal_fail = io_intaficalfail;