ID do artigo: 000083328 Tipo de conteúdo: Solução de problemas Última revisão: 14/08/2018

Por que retreinar o link com o bit de equalização de execução definido como 1 faz com que a porta raiz PCIe* pcIe* de 10 Intel® Arria® 10ª Geração para descer o trem para a velocidade da Geração 1?

Ambiente

  • Intel® Quartus® Prime Pro Edition
  • Hard IP para PCI Express* Intel® Arria® 10 Cyclone® 10
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    Problema crítico

    Descrição

    O retreinamento de um link de porta raiz PCIe* de Intel® Arria® 10ª Geração com bit de equalização de execução (Controle de link 3 registrar 0x304 bit[0]) e retreinar o bit do link (Controle de link e registro de status 0x90 bit[5]) definido como 1 pode fazer com que o link Gen3 entre o trem e a velocidade da geração 1. Ao contrário do bit Retrain Link, o bit de equalização de desempenho não é limpo automaticamente após ser definido como 1, fazendo com que o LTSSM entre continuamente no estado de equalização e no tempo limite.

    Resolução

    Para resolver este problema, limpe o bit de equalização de desempenho para 0 durante a fase de equalização 3 (ltssmstate: 0x1E) antes que ocorra o tempo de saída (24 ms). Este problema não será corrigido em uma versão futura do software Intel® Quartus® Prime.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGAs Intel® Arria® 10 e FPGAs SoC
    FPGA Intel® Arria® 10 GX
    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 SX SoC

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.