Não, um relógio global (GCLK) não pode ser usado como fonte de clock de entrada para uma interface de ALTLVDS_RX não-DPA em Stratix® V, Arria® V ou Cyclone® Dispositivos V. No entanto, devido a um problema conhecido no Quartus® II versão do software 13.0, nenhuma mensagem de erro ou aviso é gerada se isso for implementado.