ID do artigo: 000083449 Tipo de conteúdo: Solução de problemas Última revisão: 29/08/2014

Um relógio global (GCLK) pode ser usado como fonte de clock de entrada para uma interface de ALTLVDS_RX não DPA, em dispositivos Stratix V, Arria V ou Cyclone V?

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Não, um relógio global (GCLK) não pode ser usado como fonte de clock de entrada para uma interface de ALTLVDS_RX não-DPA em Stratix® V, Arria® V ou Cyclone® Dispositivos V. No entanto, devido a um problema conhecido no Quartus® II versão do software 13.0, nenhuma mensagem de erro ou aviso é gerada se isso for implementado.

 

 

Resolução Este problema está corrigido no software Quartus II versão 13.0 SP1. Uma mensagem de erro válida será gerada se um Relógio Global (GCLK) for usado como a fonte do clock de entrada para uma interface não DPA ALTLVDS_RX interface.

Produtos relacionados

Este artigo aplica-se a 16 produtos

FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGAs Arria® V e FPGAs SoC
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.