Descrição
Cyclone e Cyclone II precisam ser redefinidas usando o pino de areset cada vez
o PLL perde o bloqueio. Isso garante que o relacionamento de fase adequado seja mantido
entre as saídas plls. O texto a seguir do manual Stratix manual será
também serão adicionados a cada um dos manuals Cyclone e Cyclone II.
Os sinais de areset são entradas de reinicialização/ressincronização para cada PLL. O sinal de areset deve ser afirmado cada vez que o PLL perde o bloqueio para garantir a relação de fase correta entre os clocks de saída PLL. Os usuários devem incluir o sinal de areset em projetos, se algum dos seguintes as condições são verdadeiras:
- Reconfiguração pll ou comutação de clock habilitada no design
- As relações de fase entre clocks de saída precisam ser mantidas após uma perda de condição de bloqueio