ID do artigo: 000083674 Tipo de conteúdo: Solução de problemas Última revisão: 28/07/2015

Perda de dados do SPI Slave to Avalon Master Bridge

Ambiente

    Intel® Quartus® II Subscription Edition
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição Devido a um problema no software Quartus® II, o SPI Slave to Avalon® Master Bridge IP, pode soltar dados sob carga pesada.
Resolução

Para resolver este problema, substitua o arquivo synthesis/submodules/spiphyslave.v gerado por este arquivo: spiphyslave.v

Este problema está programado para ser corrigido em uma versão futura do software Quartus II.

Produtos relacionados

Este artigo aplica-se a 37 produtos

FPGA Intel® Stratix® 10 GX
FPGA Intel® Stratix® 10 SX SoC
FPGA Cyclone® IV E
FPGA Arria® V SX SoC
FPGA Arria® V ST SoC
FPGAs Cyclone®
FPGA Cyclone® III LS
FPGA Stratix® IV E
FPGA Cyclone® IV GX
FPGA Cyclone® II
FPGAs Stratix® II
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA Stratix® V GS
FPGAs Stratix® II GX
FPGA Arria® V GX
FPGA Cyclone® V GT
FPGAs Cyclone® III
FPGA Stratix® V GX
FPGA Stratix® IV GX
FPGA Stratix® V GT
FPGA Intel® Arria® 10 GT
FPGA Arria® V GT
FPGAs Stratix® III
FPGA Intel® Arria® 10 SX SoC
FPGAs Stratix®
FPGA Stratix® GX
FPGA Arria® GX
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA Arria® II GX
FPGA Intel® Arria® 10 GX
FPGA Arria® II GZ
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.