ID do artigo: 000083765 Tipo de conteúdo: Solução de problemas Última revisão: 28/08/2012

Por que vejo meu sinal de Cyclone III ou Cyclone IV LVDS_E_3R sendo invertido?

Ambiente

  • Intel® Quartus® II Subscription Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema nas versões do software Quartus® II 10.1 SP1 e anteriores, você pode ver sinais de LVDS_E_3R de saída invertidas em dispositivos Cyclone® III ou Cyclone IV. Isso pode ocorrer se o push de not-gate for implementado no registro de saída e o registro de saída for colocado no elemento E/S. O push not-gate ocorre quando um registro tem um valor inicial alto, incluindo quando a síntese Quartus II implementa uma predefinição assíncrona usando um reset assíncrono.

    Resolução

    Para resolver este problema, execute um dos seguintes procedimentos:

    • Evite que o registro seja colocado no elemento E/S usando a FAST_OUTPUT_REGISTER atribuição da seguinte forma:
    • set_instance_assignment -name FAST_OUTPUT_REGISTER OFF -to
    • Ou, impeça a implementação do push not-gate removendo o valor inicial alto para o registro de saída, por exemplo, removendo a predefinição assíncrona.

    Este problema é corrigido a partir do software Quartus II versão 11.1.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGAs Cyclone® III
    FPGA Cyclone® III LS
    FPGA Cyclone® IV E
    FPGA Cyclone® IV GX

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.