ID do artigo: 000083778 Tipo de conteúdo: Solução de problemas Última revisão: 08/10/2013

ERR_MaxRefsPostponed:: mais de um total de 8 comandos de atualização adiados por mais do que trefi = <trefi_value> Ns</trefi_value>

Ambiente

    Simulação
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Este erro pode ser visto ao simular o controlador de memória usando um modelo de memória do fornecedor. Altera não suporta oficialmente modelos de memória de fornecedor. No entanto, se você optar por usá-los, os controladores de memória baseados no UniPHY não executam ciclos DE ATUALIZAÇÃO durante a calibração. O modelo de memória do fornecedor pode esperar ciclos DE ATUALIZAÇÃO e, quando detecta um comando REFRESH, ele assume que o controlador está adiando o comando REFRESH. Após atingir o número máximo de adiamentos, o modelo do fornecedor gera um ERR_MaxRefsPostponed erro.

Resolução Para trabalhar em torno dessas mensagens de erro, você pode ignorar ou suprimir a mensagem ERR_MaxRefsPostponed de erro durante a calibração.

Produtos relacionados

Este artigo aplica-se a 20 produtos

FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Arria® V GZ
FPGA Stratix® V GS
FPGA Arria® V GX
FPGA Stratix® V GT
FPGA Arria® V GT
FPGAs Stratix® III
FPGA Stratix® IV GX
FPGA Arria® II GZ
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA Arria® V SX SoC
FPGA Arria® V ST SoC
FPGA Stratix® IV E

1

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.