ID do artigo: 000083938 Tipo de conteúdo: Solução de problemas Última revisão: 02/03/2016

Por que a minha Intel® Arria® saída 10 fPLL tem uma frequência de clock incorreta ou clocks desalinhados?

Ambiente

  • Intel® Quartus® II Subscription Edition
    • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    Descrição

    Devido a um problema no Quartus® II versão 15.0, um Intel® Arria® 10 fPLL pode resultar em frequências de clock incorretas ou clocks desalinhados nessas circunstâncias:

    Caso 1: a frequência do clock de saída pode estar incorreta após reconfiguração dinâmica entre o inteiro e os modos fracionados.

    Caso 2: se o fPLL no modo core tiver várias saídas, os clocks de saída podem não estar em fase.

     

     

    Resolução

    Este problema é corrigido no Intel® Quartus® Versão 15.1.2 do Software Prime e posterior.

    Produtos relacionados

    Este artigo aplica-se a 4 produtos

    FPGA Intel® Arria® 10 GT
    FPGA Intel® Arria® 10 GX
    FPGA Intel® Arria® 10 SX SoC
    FPGAs Intel® Arria® 10 e FPGAs SoC

    Isenção de responsabilidade

    1

    Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

    O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.