ID do artigo: 000084050 Tipo de conteúdo: Solução de problemas Última revisão: 03/02/2016

Por que não posso alterar meu diretório de destino RTL usando o comando dspba.set_param como mostrado no manual DSP Builder for Intel® FPGAs?

Ambiente

    Intel® Quartus® II Subscription Edition
    DSP Builder for Intel® FPGAs Edição Pro
BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Devido a uma atualização no software Quartus® II v15.0, o comando acima não está mais funcional, mesmo que ele ainda seja mostrado no manual.

O manual descreve o uso de "dspba.set_param(controle{1},\'destination\',dest_dir)" para alterar o diretório de destino RTL.

Resolução

Para alterar seu diretório de destino RTL no software Quartus® II v15.0 e posterior, use o seguinte comando:

dspba. SetRTLDestDir (modelo, dest_dir)

Por exemplo, se você estiver usando o exemplo demo_fft.mdl que vem com o DSP Builder for Intel® FPGAs (Advanced Blockset), use o seguinte comando:

dspba. SetRTLDestDir(\'demo_fft\',\'MyRTL\')

Produtos relacionados

Este artigo aplica-se a 23 produtos

FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Cyclone® V GX
FPGA Stratix® V GS
FPGA Arria® V GZ
FPGA Arria® V GX
FPGA Stratix® V GT
FPGA Intel® Arria® 10 GT
FPGA Arria® V GT
FPGA Stratix® IV GX
FPGA Arria® II GX
FPGA Intel® Arria® 10 GX
FPGA Arria® II GZ
FPGA Stratix® IV GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA Intel® Arria® 10 SX SoC
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA SoC Cyclone® V SE
FPGA Arria® V SX SoC
FPGA Arria® V ST SoC
FPGA Stratix® IV E

1

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês governará e será a controle. Exibir a versão em inglês desta página.