ID do artigo: 000084136 Tipo de conteúdo: Solução de problemas Última revisão: 27/03/2014

Por que os pacotes RESPONSE do Mestre de gravação de E/S RapidIO são descartados?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Os pacotes RESPONSE para NWRITE_R podem ser descartados pelo Mestre de gravação de E/S dentro da função RapidIO® MegaCore® quando há largura de banda insuficiente na Camada de transporte para transportar os pacotes DE RESPOSTA necessários.

Um esquema de arbitragem round-robin é usado para conceder acesso à camada de transporte entre a interface de passagem Avalon-ST-ST, campainha, escravo de E/S, Mestre de E/S e portas de manutenção.  Se outra interface (por exemplo, E/S Slave) estiver transmitindo pacotes, a taxa de egressão RESPONSE do Mestre de E/S pode ser menor do que a taxa de entrada NWRITE_R, o que levará à queda da resposta. Quando uma resposta a um NWRITE_R é lançada, o bit PKT_RSP_TIMEOUT do CSR de detecção de camada lógica/de transporte no dispositivo que transmitiu o NWRITE_R é afirmado.

Resolução

1) Certifique-se de que o número de transações NWRITE_R pendentes não exceda 32. O Mestre de E/S pode armazenar um máximo de 32 respostas em sua fila.

2) Defina o tempo limite como um valor adequado, usando a CSR de controle de tempo de resposta da porta, para garantir que uma resposta derrubada seja detectada rapidamente. Se o tempo limite não for definido, então uma resposta lançada causará a io_s_wr_waitrequest sinal para permanecer afirmado para os 4,5 segundos padrão.

3) Se o pedido do sistema não for necessário, use um NWRITE, evitando a necessidade de uma resposta do Mestre de gravação de E/S.

Produtos relacionados

Este artigo aplica-se a 20 produtos

FPGA Stratix® IV GX
FPGA Stratix® IV GT
FPGA SoC Cyclone® V SX
FPGA SoC Cyclone® V ST
FPGA Cyclone® V GX
FPGA Cyclone® V GT
FPGA Cyclone® IV GX
FPGA Intel® Arria® 10 SX SoC
FPGA Intel® Arria® 10 GX
FPGA Intel® Arria® 10 GT
FPGA Arria® V SX SoC
FPGA Arria® V ST SoC
FPGA Arria® V GZ
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Arria® II GZ
FPGA Arria® II GX
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Stratix® V GS

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.