ID do artigo: 000084196 Tipo de conteúdo: Solução de problemas Última revisão: 29/06/2014

Uma única saída fPLL pode ser usada como um clock de referência do transceptor e também a lógica da unidade dentro da malha nos dispositivos Stratix® V GX, Arria® V GX e Arria® V GZ?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

Não, uma única saída fPLL não pode ser usada como uma fonte de clock de referência do transceptor e também a lógica da unidade dentro da malha nos dispositivos Stratix® V GX, Arria® V GX e Arria® V GZ.

Resolução

Para usar a mesma fPLL para impulsionar a lógica na malha FPGA, você pode habilitar outra saída fPLL para impulsionar sua lógica de FPGA.

Produtos relacionados

Este artigo aplica-se a 2 produtos

FPGAs Arria® V e FPGAs SoC
FPGAs Stratix® V

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.