ID do artigo: 000084312 Tipo de conteúdo: Solução de problemas Última revisão: 26/03/2013

Por que a fusão de blocos de DSP não está ocorrendo?

Ambiente

BUILT IN - ARTICLE INTRO SECOND COMPONENT
Descrição

O software Quartus® II não pode mesclar multiplicadores independentes em um ou dois blocos de DSP ao usar as famílias de dispositivos Cyclone® V, Arria® V e Stratix® V.

Por exemplo:

Três multiplicadores independentes do 9x9 estão aptos a três blocos DSP em vez de mesclados em um bloco de DSP.

Dois multiplicadores independentes 16x16 estão encaixados em dois blocos de DSP em vez de mesclados em um bloco de DSP.

Três multiplicadores independentes 18x18 estão encaixados em três blocos de DSP em vez de mesclados em dois blocos de DSP.

Resolução

A fusão de multiplicadores independentes terá efeito automaticamente quando o software Quartus® II tiver determinado blocos de DSP insuficientes no dispositivo ou dentro de uma região de LogicLock.

Produtos relacionados

Este artigo aplica-se a 15 produtos

FPGA Arria® V GZ
FPGA Arria® V SX SoC
FPGA SoC Cyclone® V ST
FPGA Arria® V ST SoC
FPGA Arria® V GX
FPGA Arria® V GT
FPGA Cyclone® V E
FPGA Stratix® V E
FPGA SoC Cyclone® V SE
FPGA SoC Cyclone® V SX
FPGA Cyclone® V GT
FPGA Stratix® V GX
FPGA Stratix® V GT
FPGA Cyclone® V GX
FPGA Stratix® V GS

Isenção de responsabilidade

1

Todas as publicações e o uso do conteúdo deste site estão sujeitos aos termos de uso da Intel.com.

O conteúdo desta página é uma combinação de tradução humana e por computador do conteúdo original em inglês. Este conteúdo é fornecido para sua conveniência e apenas para informação geral, e não deve ser considerado completo ou exato. Se houver alguma contradição entre a versão em inglês desta página e a tradução, a versão em inglês prevalecerá e será a determinante. Exibir a versão em inglês desta página.