Problema crítico
Descrição
Quando você especificar a saída VHDL para o controlador SDRAM DDR2 e DDR3 com UniPHY, o controlador SRAM QDR II e QDR II com UniPHY, ou o controlador RLDRAM II com UniPHY, e tente simular usando o NativeLink, o NativeLink falha e informa que ele não pode encontrar o arquivo <design_name>.vho em o diretório de alto nível.
Resolução
A solução alternativa para este problema é não usar o NativeLink para simulações de projetos VHDL, mas para configurar a simulação manualmente.